Optimization of integer-pel motion estimation for H.264 Video encoding on TMS 320C6416T digital signal processor için kapak resmi
Optimization of integer-pel motion estimation for H.264 Video encoding on TMS 320C6416T digital signal processor
Başlık:
Optimization of integer-pel motion estimation for H.264 Video encoding on TMS 320C6416T digital signal processor
Personal Author:
Yayın Bilgileri:
[s.l. : s.n.], 2007.
Fiziksel Tanımlama:
xi, 42 leaves : illustrations, tables ; 30 cm + 1 CD-ROM.
Abstract:
Video processing is used in many applications such as broadcast television and home entertainments. Video applications have been revolutionized by the advent of digital TV and DVD-video players. The standardization of video compression technology is essential for many video applications. Today the state-of-the-art compression standard is the H.264 standard. In this thesis, an H.264 encoder implementation is optimized on Texas Instruments TMS320C6416T board for real-time processing. C6416 is a high performance and a low cost digital signal processor (DSP) chip that can achieve real time implementation of the algorithm. Thus, we choose C6416 because of based on our analysis of performance and cost. In this thesis, hierarchal motion estimation module is implemented for the H.264 encoder. First of all algorithm code was written in C language. Then performance critical parts are written in assembly. The resulting code is an optimized implementation on the Texas Instruments TMS320C6416T DSP. Simulations on TMS320C6416T reveal that the encoder processes 39-65 CIF frames per second, which satisfies 25 fps requirement for real-time applications.

Video işleme teknolojisi, televizyon yayıncılığı ve ev eğlenceleri gibi birçok uygulamada kullanılmaktadır. Video uygulamaları dijital televizyon ve DVD videolar sayesinde yaygınlaşmıştır. Standart video sıkıştırma teknolojisi bir çok video uygulamalarında zaruri hale gelmiştir. Bugün, teknolojide gelinen son nokta sıkıştırma standardı olan H.264'dür. Bu tezde, sıkıştırma algoritması olarak H.264 kullanılmış ve Texas Instruments'a ait olan TMS320C6416T Platformunda gerçek zamanlı olarak uygulanmıştır. Performans ve maliyet analizlerinden dolayı, bu algoritmayı gerçek zamanlı uygulamalarda uygulaya bilmek için C6416 platformu seçildi. Bu tezin algoritma mimarisinde, hiyerarşik hareket dengeleme algoritması H.264 kodlayıcısında uygulandı. Algoritmanın kodu ilk önce C dilinde daha sonra makine dilinde yazıldı. Kodun son hali optimize edilip TMS320C6416T DSP platformunun üzerinde uygulandı. Sonuç olarak, TMS320C6416T DSP platformu üzerinde ölçümler gösteriyor ki, gerçek zamanlı uygulamalarda saniyedeki standart kare işleme hızı en az 25CIF kare iken yazılan kodun saniyede 39{u2013}65 CIF kare kadar işleyebildigi gözlemlenmiştir.
Added Uniform Title:
Thesis (Master) -- Işık University: Graduate School for Science and Engineering.

M.S. -- Electronics Engineering.

Graduate School for Science and Engineering -- Electronics Engineering.

H.264 kodlayıcısı için tam sayı pixel değerli devinim kestiriminin TMS 320C6416T işlemcisi üzerine optimazasyonu. English.
Elektronik Erişim:
Click for open access
Dil:
English